SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Publication number: JP11145478 (A) **Publication date:**

Inventor(s):

1999-05-28

NAKADA SHINICHI

Applicant(s): Classification: NIPPON ELECTRIC CO

- international:

G02F1/136; G02F1/1368; H01L21/336; H01L29/786;

G02F1/1368; G02F1/13; H01L21/02; H01L29/66; G02F1/13;

(IPC1-7): H01L29/786; G02F1/136; H01L21/336


- European:

H01L29/786B5

Application number: JP19970302579 19971105 Priority number(s): JP19970302579 19971105

Abstract of JP 11145478 (A)

PROBLEM TO BE SOLVED: To realize a forward stagger TFT, which is improved in numerical aperture performance and reduced in manufacturing cost by lessening the number of processes and to provide a semiconductor device, which is suitable for a flat display LCD of a-SiTFT active matrix display type and a manufacturing method thereof. SOLUTION: In a forward stagger TFT, a light-proof insulating film is formed on one side of an insulating substrate, and the light-proof insulating film is left to be present under the wiring layers of a source electrode 5, a drain electrode 6, a drain signal wire 6a, a gate electrode 10, and a gate signal wire 10a. All the light-proof insulating film is removed except its part located under the wiring layers.



Also published as:

JP3022443 (B2)

EP0915365 (A2)

EP0915365 (A3)

区 EP0915365 (B1)

囚US6262436 (B1)

Data supplied from the esp@cenet database — Worldwide

Family list

5 application(s) for: JP11145478

Thin-film transistor with light-shielding film for use in liquid crystal devices, and method of making the same

Inventor: NAKATA SHINICHI [JP]

Applicant: NEC LCD TECHNOLOGIES LTD [JP]

EC: H01L29/786B5

IPC: G02F1/136; G02F1/1362; G02F1/1368; (+5)

Publication info: **DE69835793 (T2)** — 2007-09-13

Thin-film transistor with light-shielding film for use in liquid 2 crystal devices, and method of making the same

Inventor: NAKATA SHINICHI [JP]

Applicant: NIPPON ELECTRIC CO [JP]

EC: H01L29/786B5

IPC: G02F1/136; G02F1/1368; H01L21/336; (+6)

Publication info: EP0915365 (A2) — 1999-05-12

EP0915365 (A3) — 2001-10-17

EP0915365 (B1) — 2006-09-06

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Inventor: NAKADA SHINICHI

Applicant: NIPPON ELECTRIC CO

EC: H01L29/786B5

IPC: G02F1/136; G02F1/1368; H01L21/336; (+9)

Publication info: JP11145478 (A) — 1999-05-28 JP3022443 (B2) - 2000-03-21

Semiconductor device and method of making the same 4

Inventor: NAKATA SHINICHI [JP]

Applicant: NIPPON ELECTRIC CO [JP]

EC: H01L29/786B5

IPC: G02F1/136; G02F1/1368; H01L21/336; (+7)

Publication info: TW445394 (B) — 2001-07-11

Semiconductor device and method of making the same

Inventor: NAKATA SHINICHI [JP]

Applicant: NIPPON ELECTRIC CO [US]

EC: H01L29/786B5

IPC: G02F1/136; G02F1/1368; H01L21/336; (+7)

Publication info: US6262436 (B1) — 2001-07-17

Data supplied from the esp@cenet database —

(11)特許出願公開番号

特開平11-145478

(43)公開日 平成11年(1999)5月28日


(51) Int.C1. 6 HO1L 29/786 G02F 1/136 H01L 21/336	識別記号 500	F I H01L 29/78 619 B G02F 1/136 500 H01L 29/78 627 A 627 C
		審査請求 有 請求項の数8 0L (全6頁)
(21)出願番号	特願平9-302579	(71)出願人 000004237 日本電気株式会社
(22)出願日	平成9年(1997)11月5日	東京都港区芝五丁目7番1号 (72)発明者 中田 慎一 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(74)代理人 弁理士 岩佐 義幸

(54) 【発明の名称】半導体デバイスおよびその製造方法

(57)【要約】

【課題】 順スタガ形TFTにおいて、開口率性能を高め、工程削減により製造コスト低減を実現するとともに、特にa-SiTFTアクティブマトリクス表示方式によるフラットディスプレイLCDに好適な半導体デバイスおよびその製造方法を提供する。

【解決手段】 順スタガ形のTFTにおいて、絶縁性基板1の一面に遮光性絶縁膜2を成膜し、ソース電極5、ドレイン電極6とドレイン信号線6a、ゲート電極10とゲート信号線10aの各配線下層には遮光性絶縁膜2を残して存在させるが、この遮光性絶縁膜2の各配線下層以外のすべては除去している。



【特許請求の範囲】

【請求項1】絶縁性基板の一面に成膜された絶縁膜上に ソース電極およびドレイン電極を設け、これら両電極の それぞれ少なくとも一部を覆うようにして、前記絶縁膜 上にアモルファスシリコン(a-Si)、ゲート絶縁膜 およびゲート電極がこの順に設けられ、前記ドレイン電 極に画素電極が接続されて、この画素電極ごとに配置さ れる順スタガ形薄膜トランジスタ素子(TFT)による 半導体デバイスであって、

前記絶縁膜が遮光性を有し、前記ソース電極、前記ドレ 10 造方法に関する。 イン電極とドレイン信号線、前記ゲート電極とゲート信 号線の各配線下層には前記遮光性絶縁膜が存在するが、 この遮光性絶縁膜の各配線下層以外のすべてが除去され てなっていることを特徴とする半導体デバイス。

【請求項2】前記遮光性絶縁膜が、遮光性有機膜の上に 絶縁性無機膜を積層した2層構造となっていることを特 徴とする請求項1に記載の半導体デバイス。

【請求項3】 a-SiTFT表示デバイスとして構成さ れていることを特徴とする請求項1または2に記載の半 導体デバイス。

【請求項4】 a-SiTFTアクティブマトリクス形表 示方式によるカラー液晶ディスプレイとして構成される ことを特徴とする請求項1または2に記載の半導体デバ イス。

【請求項5】前記絶縁膜の除去されている部分が透明性 平坦化膜によって平坦化されている液晶フラットディス プレイとしたことを特徴とする請求項4に記載のカラー 液晶ディスプレイ。

【請求項6】絶縁性基板の一面に成膜された絶縁膜上に ソース電極およびドレイン電極を設け、これら両電極の それぞれ少なくとも一部を覆うようにして、前記絶縁膜 上にアモルファスシリコン(a-Si)、ゲート絶縁膜 およびゲート電極がこの順に設けられ、前記ドレイン電 極に画素電極が接続され、この画素電極ごとに配置され る順スタガ形薄膜トランジスタ素子(TFT)による半 導体デバイスの製造方法であって、

前記絶縁膜が遮光性を有し、前記ソース電極、前記ドレ イン電極とドレイン信号線、前記ゲート電極とゲート信 号線の各配線をマスクにして、各配線下層を除くすべて の部分の前記遮光性絶縁膜を除去することを特徴とする 半導体デバイスの製造方法。

【請求項7】前記遮光性絶縁膜を除去した部分に透明性 平坦化膜を成膜して平坦化することを特徴とする液晶フ ラットディスプレイによる請求項6に記載の半導体デバ イスの製造方法。

【請求項8】前記画素電極ごとにa-SiTFTが配置 されたアクティブマトリクス形表示方式であり、前記画 素電極が、前記ドレイン信号線および前記ゲート信号線 の少なくともいずれか一方に、その少なくとも一部が重 なり合うように形成され、前記透明性平坦化膜を貫通す るコンタクトホールを通して、前記ドレイン電極に接続 することを特徴とする請求項7に記載の液晶フラットデ ィスプレイ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ を能動スイッチング素子とするアクティブマトリクス形 表示方式のLCD(液晶表示装置)、特に液晶フラット ディスプレイとして好適な半導体デバイスおよびその製

[0002]

【従来の技術】近年、液晶フラットディスプレイの駆動 用能動スイッチング素子に薄膜トランジスタ (TFT: Thin Film Transistor) が多用されている。なかでも、 チャネル層に対してゲート電極を上層に配置し、ソース ・ドレイン電極を下層に配置したいわゆる順スタガ(Sta gger)形は構造が簡単で、フォトリソグラフィ工程も少 なく、製造コストを低減できる利点がある。

【0003】図5は、代表的な順スタガ形TFTの一例 20 を示している。ガラス基板などによる絶縁性基板1上 に、金属遮光膜3、透明性層間絶縁膜4、画素電極1 2、ソース電極5、ドレイン電極6、n[†] アモルファス シリコン7、アモルファスシリコン8、ゲート絶縁膜 9、ゲート電極10を有し、保護絶縁膜13により被覆 保護されている。ソース電極5とドレイン電極6は、画 素電極12とこれと同一材料の残留層14の上に形成さ れ、ドレイン電極6はその残留層14を介して画索電極 12に接続している。

【0004】これに関するものとして、特開平7-23 9481号公報のアクティブマトリクス基板において は、図5で示すように、n[†] アモルファスシリコン7が ソース電極5側とドレイン電極6側とに分離されている ものが記載されている。

【0005】この順スタガ形TFTでは、アモルファス シリコン8層への光入射によるリーク電流を抑制するた めに、遮光膜の形成工程を必要とする。

【0006】一方、特開平9-92618号公報のTF Tでは、Cr膜でカラーフィルタ側に設けられるブラッ ク・マトリクスをTFT基板側に形成し、これを遮光層 40 の形成工程と兼ねている。

【0007】また、特開平5-210119号公報に記 載された能動マトリクス液晶スクリーン構造において は、ブラックマトリクスだけでなく、カラーフィルタも 順スタガ形TFTの下に設け、遮光層の形成工程に兼ね る技術が提案されている。

[0008]

【発明が解決しようとする課題】ところで、図5に示す 例を含む従来の順スタガ形 T F T では、遮光層を形成す るためにフォトリソ工程が必要である。そのため、製造 工程の削減が困難で、特に安価な液晶フラットディスプ レイを製造するのに不利となっている。

【0009】また、上記公報記載の従来技術にみられる ように、カラーフィルタ側にブラックマトリクスを設け ることは、TFT基板との重ね精度を考慮に入れる必要 がある。そのことから、画素電極の面積を増大すること と同意義のいわゆる開口率を高めることが困難である。

【0010】したがって、本発明の目的は、順スタガ形 TFTにおいて、開口率性能を高め、工程削減により製 造コスト低減を実現するとともに、特にa-SiTFT アクティブマトリクス表示方式によるフラットディスプ 10 レイLCDに好適な半導体デバイスおよびその製造方法 を提供することにある。

[0011]

【課題を解決するための手段】本発明による半導体デバ イスは、絶縁性基板の一面に成膜された絶縁膜上にソー ス電極およびドレイン電極を設け、これら両電極のそれ ぞれ少なくとも一部を覆うようにして、前記絶縁膜上に アモルファスシリコン(a-Si)、ゲート絶縁膜およ びゲート電極がこの順に設けられ、前記ドレイン電極に 画素電極が接続されて、この画素電極ごとに配置される 順スタガ形薄膜トランジスタ素子(TFT)によるもの であって、前記絶縁膜が遮光性を有し、前記ソース電 極、前記ドレイン電極とドレイン信号線、前記ゲート電 極とゲート信号線の各配線下層には前記遮光性絶縁膜が 存在するが、この遮光性絶縁膜の各配線下層以外のすべ てが除去されてなっている。

【0012】この場合、遮光性絶縁膜としては、遮光性 有機膜の上に絶縁性無機膜を積層した2層構造とするこ とができる。

【0013】また、係る半導体デバイスは、a-SiT FT表示デバイス、a-SiTFTアクティブマトリク ス形表示方式によるカラー液晶ディスプレイに好適であ る。

【0014】このカラー液晶ディスプレイは、遮光性絶 縁膜の除去されている部分を透明性平坦化膜によって平 坦化した液晶フラットディスプレイとすることができ る。

【0015】一方、本発明の製造方法にあっては、絶縁 膜が遮光性を有し、ソース電極、ドレイン電極とドレイ ン信号線、ゲート電極とゲート信号線の各配線をマスク にして、各配線下層を除くすべての部分の前記遮光性絶 縁膜を除去する。

【0016】この場合、遮光性絶縁膜を除去した部分に 透明性平坦化膜を成膜して平坦化する。また、画素電極 ごとにa-SiTFTが配置されたアクティブマトリク ス形表示方式とする場合、前記画素電極が、ドレイン信 号線およびゲート信号線の少なくともいずれか一方に、 その少なくとも一部が重なり合うように形成し、透明性 平坦化膜を貫通するコンタクトホールを通してドレイン 電極に接続させる。

【0017】したがって、以上から、遮光性絶縁膜とし ては、TFT形成時のエッチングガスで同時にエッチン グ可能な材料を選択したことにより、従来からの遮光層 形成工程を省くことができる。このことは、配線材料と ゲート絶縁膜、a-Si、遮光性絶縁膜の選択エッチン グ性を利用することで可能となる。

[0018]

【発明の実施の形態】以下、本発明による半導体デバイ スの実施の形態として、a-SiTFTアクティブマト リクス形表示方式による液晶フラットディスプレイのカ ラーLCDとその製造方法を図面を参照して詳細に説明 する。

【0019】図1は、能動スイッチング素子としてアク ティブマトリクス形表示方式による能動スイッチング素 子であるTFTの1画素領域を示す平面図、図2は図1 のA-A線からの断面図を示している。最良の実施の形 態である遮光性絶縁膜2が、ソース電極5、ドレイン電 極6とドレイン信号線6a、ゲート電極10とゲート信 号線10aをマスクにしてエッチングされる。

【0020】図2に示すように、絶縁性基板1上には遮 光性の有機材料を用いて遮光性絶縁膜2が成膜されてい る。有機材料として、アクリル系樹脂、ポリイミド、光 硬化性樹脂に着色剤として黒顔料やカーボンブラックを 添加したものを用いることができる。この遮光性絶縁膜 2は、バックチャネルへのブロッキング効果を向上させ るため、上記のような有機材料の上に無機絶縁膜を積層 して2層構造とすることもできる〔実施例2:図4参 照〕。この場合、無機材料にシリコン酸化膜やシリコン 窒化膜を用いることができる。

【0021】遮光性絶縁膜2上には、ソース電極5とド レイン電極6が導電膜によってパターン形成されてい る。導電膜の材料として、化学的に安定したITO(In dium Tin Oxide)などの透明導電膜の他、Mo(モリブ デン)、Cr(クロム)などの金属を用いることができ る。Moを用いる場合は、フッ素系ガスでエッチングが 行われるので、バリアメタルが必要である。

【0022】ソース電極5とドレイン電極6上に形成さ れるアモルファスシリコン (a-Si) 8 およびゲート 絶縁膜9は、ゲート電極10をエッチングした後、この 40 ゲート電極10をマスクとしてパターニングされる。ゲ ート絶縁膜9の材料には、シリコン酸化膜、シリコン窒 化膜などが用いられる。ゲート電極 10の材料には、A 1、Mo、Crなどが用いられる。

【0023】また、本発明の要旨の1つとして、上記各 電極を上から覆って保護しかつ平坦化するために、ポジ 型感光性アクリル系樹脂や非感光性のカルド、BCB (Benzocyclobutene)、シロキサン系フッ素樹脂などの

材料で透明平坦化膜11が形成されている。感光性樹脂 を用いた場合、現像と同時にコンタクトホールが形成さ 50 れるが、非感光性樹脂の場合は全硬化後、ドライエッチ

ング装置でコンタクトホールを形成する必要がある。コンタクトホール形成後、透明導電膜 I T Oによって画素電極 1 2 を上層に形成した構造となっている。

[実施例:1] 図1および図2において、各画素は隣り合う2本のゲート信号線10aと、隣り合う2本のドレイン信号線6aとの交差領域内および交差領域上に位置する。画素電極12は、透明性平坦化膜11を挟んでそれぞれゲート信号線10a、ドレイン信号線6aの端部に1~1.5 μ mだけ重なり合っている。また、この画索電極12は、透明性平坦化膜11に開孔されたコンタ 10クトホールを介してドレイン電極6に接続されている。【0024】図3(a)~(f)は、係るa-SiTFTの製造工程順を示している。

【0025】まず、ガラス基板1上にスピンコート装置 で遮光性絶縁膜2を塗布する。さもなくば、スリットコ ート装置を用いた場合、遮光性絶縁膜2の材料使用量を 半分以下に削減できる利点がある。遮光性絶縁膜2とし ては、例えばアクリル系樹脂材料に黒顔料を添加した顔 料分散型アクリル系樹脂を用いている。なお、遮光性絶 縁膜2は、光硬化性樹脂材料やポリイミド樹脂にカーボ 20 ンブラックまたは黒顔料を添加した材料などであっても よい。この遮光性絶縁膜2の特性は、誘電率が3.0、 透過率が0.001% (膜厚1.0μm、波長400n m)である。また、遮光性絶縁膜2の膜厚は、後工程で のエッチング性を考慮して、極力薄く形成されるのが望 ましく、可能であれば1 µ m以下の膜厚が好適である。 膜厚は、スピンコート方式であれば、基板回転数で制御 できる。係る顔料分散型アクリル系樹脂を用いた場合、 基板回転数を550rpm/30secに設定すると、 0. 7μmの膜厚に形成することができる。遮光性絶縁 膜2を塗布後、N2 フローの焼成炉にて250℃、60 分間で全硬化させる〔図3(a)〕。

【0026】次に、遮光性絶縁膜2の上にCrを1500Åの膜厚にスパッタ法で成膜し、フォトリソ工程でソース電極5、ドレイン電極6とこのドレイン信号線6aを形成する〔図3(b)〕。

【0027】その際、遮光性絶縁膜2とCrとの密着性を高めるために、Crをスパッタリングする前に、遮光性絶縁膜2の表面を0zプラズマで表面処理する。表面処理装置として、プラズマエッチング方式によるドライ 40・エッチング装置を用い、以下の条件で表面処理を行った。

[0028]

・O₂ 流量 : 200sccm ・電極間距離 : 100mm ・RFパワー : 1200W ・温度 : 20℃ ・圧力 : 100Pa ・処理時間 : 30sec

ソース電極5とドレイン電極6を形成後、PCVD装置 50 無機膜15であるシリコン酸化膜を積層する。ゲート電

を用いてオーミック層形成のためのPH。プラズマ処理を行い、連続してa-Si 8を成膜し、シリコン窒化膜を成膜してゲート絶縁膜 9を形成する。このとき、それぞれの膜厚はa-Si 8を300Å、ゲート絶縁膜 9を3000Åとした。その上にゲート電極10としてA1を2000Åの膜厚でスパッタ法により成膜し、パターニングする。エッチングはPHC液(リン酸、硝酸、酢酸よりなる混合液)によってウェットエッチングで行う [図3(c)]。

[0030]

・SF。流量
 :200sccm
 ・電極間距離
 ・130mm
 ・O2流量
 ・40sccm
 ・RFパワー
 ・1200W
 ・圧力
 ・エッチング時間: 280sec

用いる〔図3(e)〕。

次に、その上をスピンコートして覆って透明性平坦化膜 11を成膜する。この膜厚は、誘電率3.0の材料を用いたことで、2.5μmの膜厚により各配線と画素電極 30の容量を十分小さくすることができた。材料に、例えば 着色剤を含有していない感光性アクリル樹脂を用い、塗布後、100℃で2分間で半硬化し、露光後、現像液 (0.4%TMAH:テトラメチルアンモニウムヒドロオキサイド)で現像すると、コンタクトホールが形成される。このとき、透明性平坦化膜11の透過率を減少させないようにするため、露光装置の光源はi線タイプを

【0031】次に、画素電極12としてITO(インジウム・スズ酸化物)をスパッタ法により成膜し、フォトリソ工程でパターニングを行う。画素電極12の各配線とのオーバラップは、露光精度を考慮すると、それぞれ1.5 μ mの重ねが必要である。また、エッチングはHC1ガスを用いてドライエッチング装置で行った。ITO膜の膜厚は、コンタクトホールのカバレッジを考えて800Åとした〔図3(f)〕。

[実施例:2] 先の実施例1では、遮光性絶縁膜2に遮光性の有機絶縁膜を用いたが、こうした遮光性有機絶縁膜の1層に限定されない。例えば、図4に示すように、遮光性有機膜(導電性でも可能である)の上に、絶縁性無機膜15であるシリコン酸化膜を積層する。ゲート電

極10を形成するまでの工程は、実施例1と同様である のでそこまでの説明は省略する。

【0032】すなわち、ゲート電極10の形成工程に続 いて、DE装置(RIE方式)でシリコン窒化膜、アモ ルファスシリコン8、シリコン酸化膜、遮光性絶縁膜2 をSF。、O2 ガスを用いてエッチングする。このと き、ゲート電極10とゲート信号線10aに用いたA1 と、ソース電極5、ドレイン電極6、ドレイン信号線6 aに用いたCrは、いずれもSF6、O2 ガスではエッ チングされない。そのため、配線部をマスクとして図1 の斜線部で示す領域の全てがエッチングされる。この後 の工程は実施例1と同様であるので省略する。

[実施例:3] 実施例1では、透明平坦化膜11に感光 性アクリル樹脂を用いた。それに対して、この実施例3 では、非感光性のカルド、BCB、シロキサン系フッ素 樹脂などを用いた場合である。特に、BCBを用いた場 合、透明平坦化膜を形成するまでの前工程は実施例1に 共通する。BCBの塗布は、スピンコート装置にて行っ た。下地膜との密着性を向上させるためにカップリング 剤を塗布した後、BCBの塗布を行った。塗布条件は、 基板回転数700rpmで膜厚2.0μmに形成した。 塗布後、150℃で5分間ブリベークを行った後、N₂ ガス雰囲気のベーク炉で250℃、60分間だけ焼成を 行い、全硬化させる。このとき、ベーク炉中の酸素濃度 を100ppm以下にする必要がある。この全硬化後、 ポジ型感光性レジストを塗布し、露光・現像を行った 後、ドライエッチング装置でコンタクトホールを形成す る。BCBは、レジストとの密着性が良好であるので表 面処理を必要としない。ドライエッチング装置は、エッ チング時のレジストダメージを考慮してプラズマエッチ 30 4 透明性層間絶縁膜 ング方式で行った。エッチング条件は次の通りである。

[0033]

・SF。流量 : 10 s c c m

O2 流量 :200sccm

・ H e 流量 :300sccm

・RFパワー : 1200W

圧力 :130Pa

 電極間距離 : 100mm

:20℃ ・温度 :180sec 反応時間

その後の工程は実施例1と同様であるので説明を省略す る。

[0034]

【発明の効果】以上説明したように、本発明による a-

SiTFTアクティブマトリクス形表示方式のカラーL CDは液晶フラットディスプレイに最適であり、能動ス イッチング素子に用いたTFTの遮光層形成工程を省く ことができる。すなわち、遮光性絶縁膜を用い、ゲート 電極とゲート信号線、ソース電極、ドレイン電極とドレ イン信号線の各配線をマスクにして、ゲート絶縁膜とa - Siを同時に同一ガスでドライエッチングすること で、遮光層を形成することができる。この工程削減によ り、特に液晶フラットディスプレイによるカラーLCD 10 の製造コストを低減することができる。

【0035】また、ゲート信号線とドレイン信号線の下 に重ねずれが生じることなく遮光層を形成できるので、 光漏れがなく、開口率を向上させることができる。その 結果、光透過率の大きいカラーLCDを提供できる。

【図面の簡単な説明】

【図1】本発明による半導体デバイスの実施の形態であ るp-Si形TFTアクティブマトリクスLCDの一画 素領域を示す平面図である。

【図2】図1のA-A線からの断面図である。

【図3】(a)~(f)は実施の形態のTFT素子の製 20 造工程を示す断面図である。


【図4】本実施の形態における実施例2を示す断面図で ある。

【図5】代表的な従来例のTFT素子構造を示す断面図 である。

【符号の鋭明】


- 1 絶縁性基板
- 2 遮光性絶縁膜
- 3 金属遮光膜
- 5 ソース電極
- 6 ドレイン電極
- 6 a ドレイン信号線
- 7 n[†] アモルフアスシリコン
- 8 アモルファスシリコン (a-Si)
- 9 ゲート絶縁膜
- 10 ゲート電極
- 10a ゲート信号線
- 1 1 透明性平坦化膜
- 40 12 画素電極
 - 13 保護絶縁膜(パッシベーション膜)
 - 1 4 残留層
 - 16 絶縁性無機膜


【図1】




[図3]


(d)








[図2]



【図4】



[図5]

